Sự chỉ rõ
| T5L0 ASIC | T5L0 ASIC là ASIC lõi kép đơn chip, tiết kiệm chi phí, có giao diện đồ họa và ứng dụng tích hợp cao, được thiết kế bởi DWIN Technology cho màn hình LCD kích thước nhỏ và được sản xuất hàng loạt vào năm 2020. | ||
| Màu sắc | 262K màu | ||
| Loại LCD | IPS, LCD LCD | ||
| Góc nhìn | Góc nhìn rộng, giá trị điển hình là 85°/85°/85°/85°(L/R/U/D) | ||
| Khu vực hiển thị(AA) | 70,08mm (Rộng)×52,56mm (Cao) | ||
| Nghị quyết | 320×240 | ||
| Đèn nền | DẪN ĐẾN | ||
| độ sáng |
DMG32240F035_01WTC:200nit DMG32240F035_01WTCZ01:200nit DMG32240F035_01WTCZ02:100nit DMG32240F035_01WTR:150nit DMG32240F035_01WN:250nit | ||
| Điện áp nguồn | 3,6 ~ 5,5V | ||
| Hoạt động hiện tại | 180mA VCC=5V, đèn nền tối đa | ||
| 90mA VCC=5V, đèn nền tắt | |||
| Nhiệt độ làm việc | -10oC~60oC | ||
| Nhiệt độ bảo quản | -20oC~70oC | ||
| Độ ẩm làm việc | 10%~90%RH, giá trị điển hình là 60%RH | ||
| Giao diện người dùng | FPC 50Pin_0,5mm | ||
| Tốc độ truyền | 3150~3225600bps | ||
| Điện áp đầu ra | Đầu ra 1;3.0~3.3 V | ||
| Đầu ra 0;0~0,3 V | |||
|
Điện áp đầu vào （RXD） | Đầu vào 1；3.3V | ||
| Đầu vào 0；0~0.5V | |||
| Giao diện |
UART2: TTL; UART4: TTL;（Chỉ khả dụng sau khi cấu hình hệ điều hành UART5: TTL;(Chỉ khả dụng sau khi cấu hình hệ điều hành) | ||
| Định dạng dữ liệu |
UART2: N81; Chế độ UART4: N81/E81/O81/N82;4 (cấu hình hệ điều hành) Chế độ UART5: N81/E81/O81/N82;4 (cấu hình hệ điều hành) | ||
| Ghim | Sự định nghĩa | Vào/ra | mô tả chức năng |
| 1 | 5V | TÔI | Nguồn điện, DC3.6-5.5V |
| 2 | 5V | TÔI | |
| 3 | GND | GND | GND |
| 4 | GND | GND | |
| 5 | GND | GND | |
| 6 | AD7 | TÔI | 5 ADC đầu vào Độ phân giải 12 bit trong trường hợp nguồn điện 3,3V. Điện áp đầu vào 0-3,3V. Ngoại trừ AD6, dữ liệu còn lại được gửi đến lõi hệ điều hành thông qua UART3 theo thời gian thực với tốc độ lấy mẫu 16KHz. AD1 và AD5 có thể được sử dụng song song và AD3 và AD7 có thể được sử dụng song song, tương đương với hai AD lấy mẫu 32KHz. AD1, AD3, AD5, AD7 có thể được sử dụng song song, tương đương với AD lấy mẫu 64KHz; dữ liệu được tổng hợp 1024 lần và sau đó chia cho 64 để thu được giá trị AD 16bit 64Hz bằng cách lấy mẫu quá mức. |
| 7 | AD6 | TÔI | |
| số 8 | AD5 | TÔI | |
| 9 | AD3 | TÔI | |
| 10 | AD1 | TÔI | |
| 11 | 3.3 | ồ | Đầu ra 3,3V, tải tối đa 150mA. |
| 12 | SPK | ồ | MOSFET ngoài để điều khiển còi hoặc loa. Điện trở 10K bên ngoài phải được kéo xuống đất để đảm bảo bật nguồn ở mức thấp. |
| 13 | SD_CD | Vào/ra | Giao diện SD/SDHC, SD_CK kết nối tụ điện 22pF với GND gần giao diện thẻ SD. |
| 14 | SD_CK | ồ | |
| 15 | SD_D3 | Vào/ra | |
| 16 | SD_D2 | Vào/ra | |
| 17 | SD_D1 | Vào/ra | |
| 18 | SD_D0 | Vào/ra | |
| 19 | 0PWM0 | ồ |
2 đầu ra 16-bitPWM. Điện trở 10K bên ngoài phải được kéo xuống đất để đảm bảo bật nguồn ở mức thấp. Lõi hệ điều hành có thể được điều khiển trong thời gian thực thông qua UART3 |
| 20 | 1.PWM1 | ồ | |
| hai mươi mốt | P3.3 | Vào/ra | Nếu sử dụng RX8130 hoặc SD2058 I2C RTC để kết nối với cả hai IO, thì SCL phải được kết nối với P3.2 và SDA được kết nối song song với P3.3 bằng điện trở kéo 10K lên đến 3,3V. |
| hai mươi hai | P3.2 | Vào/ra | |
| hai mươi ba | P3.1/EX1 | Vào/ra | Nó có thể được sử dụng làm đầu vào ngắt ngoài 1 cùng lúc và hỗ trợ cả chế độ ngắt mức điện áp thấp hoặc cạnh cuối. |
| hai mươi bốn | P3.0/EX0 | Vào/ra | Nó có thể được sử dụng làm đầu vào 0 ngắt bên ngoài cùng lúc và hỗ trợ cả chế độ ngắt mức điện áp thấp hoặc cạnh cuối |
| 25 | P2.7 | Vào/ra | Giao diện IO |
| 26 | P2.6 | Vào/ra | Giao diện IO |
| 27 | P2.5 | Vào/ra | Giao diện IO |
| 28 | P2.4 | Vào/ra | Giao diện IO |
| 29 | P2.3 | Vào/ra | Giao diện IO |
| 30 | P2.2 | Vào/ra | Giao diện IO |
| 31 | P2.1 | Vào/ra | Giao diện IO |
| 32 | P2.0 | Vào/ra | Giao diện IO |
| 33 | P1.7 | Vào/ra | Giao diện IO |
| 34 | P1.6 | Vào/ra | Giao diện IO |
| 35 | P1.5 | Vào/ra | Giao diện IO |
| 36 | P1.4 | Vào/ra | Giao diện IO |
| 37 | P1.3 | Vào/ra | Giao diện IO |
| 38 | P1.2 | Vào/ra | Giao diện IO |
| 39 | P1.1 | Vào/ra | Giao diện IO |
| 40 | P1.0 | Vào/ra | Giao diện IO |
| 41 | UART4_TXD | ồ | UART4 |
| 42 | UART4_RXD | TÔI | |
| 43 | UART5_TXD | ồ | UART5 |
| 44 | UART5_RXD | TÔI | |
| 45 | P0.0 | Vào/ra | Giao diện IO |
| 46 | P0.1 | Vào/ra | Giao diện IO |
| 47 | CAN_TX | ồ | CÓ THỂ giao diện |
| 48 | CAN_RX | TÔI | |
| 49 | UART2_TXD | ồ | UART2 (Cổng nối tiếp UART0 của lõi hệ điều hành) |
| 50 | UART2_RXD | TÔI |
