Specyfikacja
![Ekran COF](https://ecdn6.globalso.com/upload/p/1355/source/2024-03/65f96475d46c054863.jpg)
Układ ASIC T5L2 | T5L2 ASIC to energooszczędny, ekonomiczny, GUI i wysoce zintegrowany, jednoukładowy, dwurdzeniowy układ ASIC zaprojektowany przez DWIN Technology dla małych wyświetlaczy LCD i produkowany masowo w 2019 roku. |
Kolor | 16,7 mln kolorów | ||
Typ LCD | IPS, LCD TFT | ||
Kąt widzenia | Szeroki kąt widzenia, typowa wartość 85°/85°/85°/85° (L/R/U/D) | ||
Obszar wyświetlania (AA) | 154,21 mm (szer.) × 85,92 mm (wys.) | ||
Rezolucja | 1024*600 | ||
Podświetlenie | PROWADZONY | ||
Jasność |
DMG10600F070_01WTC:250nit DMG10600F070_01WTCZ01:250nit DMG10600F070_01WTCZ02:50nit DMG10600F070_01WN:300nit |
Napięcie | 3,6 ~ 5,5 V | ||
Prąd operacyjny | 600mA VCC=5V, maksymalne podświetlenie | ||
200mA VCC=5V, podświetlenie wyłączone |
Temperatura pracy | -10 ℃ ~ 60 ℃ | ||
Temperatura przechowywania | -20 ℃ ~ 70 ℃ | ||
Wilgotność robocza | 10% ~ 90% RH, typowa wartość 60% RH |
Interfejs użytkownika | 50Pin_0,5mm FPC | ||
Szybkość transmisji | 3150~3225600bps | ||
Napięcie wyjściowe | Wyjście 1;3,0 ~ 3,3 V | ||
Wyjście 0;0~0,3 V | |||
Napięcie wejściowe (RXD) | Wejście 1;3,3 V | ||
Wejście 0;0~0,5V | |||
Interfejs |
UART2: TTL; UART4: TTL; (dostępne tylko po konfiguracji systemu operacyjnego). UART5: TTL; (dostępne tylko po konfiguracji systemu operacyjnego) | ||
Format danych |
UART2: N81; UART4: N81/E81/O81/N82;4 tryby (konfiguracja systemu operacyjnego) UART5: N81/E81/O81/N82;4 tryby (konfiguracja systemu operacyjnego) |
Szpilka | Definicja | We/Wy | Opis działania |
1 | 5 V | I | Zasilanie, DC3,6-5,5V |
2 | 5 V | I | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | AD7 | I | 5 wejściowych przetworników ADC. Rozdzielczość 12-bitowa w przypadku zasilania 3,3V. Napięcie wejściowe 0-3,3 V. Z wyjątkiem AD6, pozostałe dane są przesyłane do rdzenia systemu operacyjnego poprzez UART3 w czasie rzeczywistym z częstotliwością próbkowania 16 kHz. AD1 i AD5 mogą być używane równolegle, a AD3 i AD7 mogą być używane równolegle, co równa się dwóm próbkowaniu AD 32 kHz. AD1, AD3, AD5, AD7 mogą być używane równolegle, co odpowiada próbkowaniu AD o częstotliwości 64 kHz; dane są sumowane 1024 razy, a następnie dzielone przez 64, aby uzyskać wartość AD 64 Hz 16 bitów poprzez nadpróbkowanie. |
7 | AD6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | AD1 | I | |
11 | 3.3 | O | Wyjście 3,3 V, maksymalne obciążenie 150 mA. |
12 | SPK | O | Zewnętrzny MOSFET do sterowania brzęczykiem lub głośnikiem. Zewnętrzny rezystor 10 K powinien zostać ściągnięty do ziemi, aby zapewnić niski poziom zasilania. |
13 | SD_CD | We/Wy | Interfejs SD/SDHC, SD_CK łączy kondensator 22pF z GND w pobliżu interfejsu karty SD. |
14 | SD_CK | O | |
15 | SD_D3 | We/Wy | |
16 | SD_D2 | We/Wy | |
17 | SD_D1 | We/Wy | |
18 | SD_D0 | We/Wy | |
19 | PWM0 | O |
2 16-bitowe wyjście PWM. Zewnętrzny rezystor 10 K powinien zostać ściągnięty do ziemi, aby zapewnić niski poziom zasilania. Rdzeniem systemu operacyjnego można sterować w czasie rzeczywistym za pośrednictwem UART3 |
20 | PWM1 | O | |
dwadzieścia jeden | P3.3 | We/Wy | Jeśli używasz RX8130 lub SD2058 I2C RTC do podłączenia obu IO, SCL należy podłączyć do P3.2, a SDA podłączyć do P3.3 równolegle z rezystorem 10K podciągniętym do 3,3V. |
dwadzieścia dwa | P3.2 | We/Wy | |
dwadzieścia trzy | P3.1/EX1 | We/Wy | Może być jednocześnie używane jako wejście zewnętrznego przerwania 1 i obsługuje zarówno tryby przerwań niskonapięciowych, jak i przerwania zboczem opadającym. |
dwadzieścia cztery | P3.0/EX0 | We/Wy | Może być jednocześnie używane jako wejście zewnętrznego przerwania 0 i obsługuje zarówno tryby przerwania niskiego poziomu napięcia, jak i przerwania zboczem opadającym |
25 | P2.7 | We/Wy | Interfejs I/O |
26 | P2.6 | We/Wy | Interfejs I/O |
27 | P2.5 | We/Wy | Interfejs I/O |
28 | P2.4 | We/Wy | Interfejs I/O |
29 | P2.3 | We/Wy | Interfejs I/O |
30 | P2.2 | We/Wy | Interfejs I/O |
31 | P2.1 | We/Wy | Interfejs I/O |
32 | P2.0 | We/Wy | Interfejs I/O |
33 | P1.7 | We/Wy | Interfejs I/O |
34 | P1.6 | We/Wy | Interfejs I/O |
35 | P1.5 | We/Wy | Interfejs I/O |
36 | P1.4 | We/Wy | Interfejs I/O |
37 | P1.3 | We/Wy | Interfejs I/O |
38 | P1.2 | We/Wy | Interfejs I/O |
39 | P1.1 | We/Wy | Interfejs I/O |
40 | P1.0 | We/Wy | Interfejs I/O |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | P0.0 | We/Wy | Interfejs I/O |
46 | P0.1 | We/Wy | Interfejs I/O |
47 | CAN_TX | O | Interfejs CAN |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 (port szeregowy UART2 rdzenia systemu operacyjnego) |
50 | UART2_RXD | I |