Specyfikacja
| T5L ASIC | Zaprojektowane przez DWIN. Produkcja masowa w 2019 r., dwurdzeniowy układ 600 MHz, rdzeń GUI i rdzeń systemu operacyjnego, 1 MB pamięci Nor Flash na chipie, 512 KB używane do przechowywania bazy danych użytkowników. Cykl przepisywania: ponad 100 000 razy |
| Kolor | 16,7 mln (16777216) kolorów |
| Obszar wyświetlania (AA) | 96,54 mm (szer.) × 55,36 mm (wys.) |
| Rezolucja | 480 x 272 |
| Podświetlenie | PROWADZONY |
| Jasność | 270 nitów |
| Napięcie | 4,5 ~ 5,5 V |
| Prąd operacyjny | VCC = +5 V, podświetlenie włączone, 210 mA |
| VCC = +5 V, podświetlenie wyłączone, 70 mA | |
| Zalecany zasilacz: | 5V 1A prądu stałego |
| Temperatura pracy | -20℃~70℃ (5V przy 60% wilgotności względnej) |
| Temperatura przechowywania | -30 ~ 80 ℃ |
| Wilgotność robocza | 10% ~ 90% wilgotności względnej |
| Farba ochronna | Nic |
| USB | Tak |
| Gniazdo SD | TAK (format SDHC/FAT32) |
| Interfejs HME05 | Podłącz interfejs JTAG T5L w celu debugowania kodu IAP i operacji symulacyjnych w środowisku programistycznym KEIL |
| Wersja interfejsu | TA / DGUSⅡ (preinstalowany DGUSⅡ) |
| Peryferyjny | Pojemnościowy ekran dotykowy, brzęczyk |
| Wymiar | 127,3 (szer.) × 73,2 (wys.) × 17,5 (gł.) mm |
| Waga netto | 115g |
| NIE. | Nazwa | Opis |
| 1 | Układ ASIC T5L1 | Opracowany przez DWIN. Masowa produkcja w 2019 r., 1MB ani Flash na chip, 512 KB używany do przechowywania bazy danych użytkowników. Cykl przepisania: koniec100 000 razy |
| 2 | Interfejs LCM | FPC40_0,5mm, interfejs RGB |
| 3 | Interfejs CTP | 6Pin_0,5mm, interfejs IIC |
| 4 | Interfejs USB | Interfejs zasilania USB, opcja UART |
| 5 | Błysk | 16 MB pamięci NOR Flash na czcionki, obrazy i pliki audio. Cykl przepisywania: ponad 100 000 razy |
| 6 | Brzęczyk | Brzęczyk pasywny 3 V. Moc: |
| 7 | Interfejs karty SD | FAT32. Pobieranie plików przez interfejs SD może być wyświetlane w statystykach. Szybkość pobierania: 4 Mb/s |
| 8 | Zarezerwowany interfejs modułu | Moduł Wi-Fi: połącz się z platformą chmurową, aby zaktualizować zdalnie |
| 9 | Interfejs PGT05 | Gdy produkt przypadkowo ulegnie awarii, możesz użyć PGT05 do aktualizacji jądra DGUS i przywrócenia normalnego działania produktu |
| SZPILKA | Definicja | Opis |
| 1# | GND | Wspólna płaszczyzna |
| 2# | TX4 | Odbiór danych UART4 |
| 3# | RX4 | Odbiór danych UART4 |
| 4# | TX5 | Odbiór danych UART5 |
| 5# | RX5 | Odbiór danych UART5 |
| 6# | P0.0 | We/Wy |
| 7# | P0.1 | We/Wy |
| 8# | CAN_TX | Odbiór danych przez interfejs CAN |
| 9# | CAN_RX | Odbiór danych przez interfejs CAN |
| 10# | TX2 | Odbiór danych UART2 |
| 11# | RX2 | Odbiór danych UART2 |
| 12# | TX3 | Odbiór danych UART3 |
| 13# | RX3 | Odbiór danych UART3 |
| 14# | P1.0 | We/Wy |
| 15# | P1.1 | We/Wy |
| 16# | P1.2 | We/Wy |
| 17# | P1.3 | We/Wy |
| 18# | P1.4 | We/Wy |
| 19# | P1.5 | We/Wy |
| 20# | P1.6 | We/Wy |
| dwadzieścia jeden# | P1.7 | We/Wy |
| dwadzieścia dwa# | GND | Wspólna płaszczyzna |
| dwadzieścia trzy# | P2.0 | We/Wy |
| dwadzieścia cztery# | P2.1 | We/Wy |
| 25# | P2.2 | We/Wy |
| 26# | P2.3 | We/Wy |
| 27# | P2.4 | We/Wy |
| 28# | P2.5 | We/Wy |
| 29# | P2.6 | We/Wy |
| 30# | P2.7 | We/Wy |
| 31# | P3.0 | We/Wy |
| 32# | P3.1 | We/Wy |
| 33# | P3.2 | We/Wy |
| 34# | P3.3 | We/Wy |
| 35# | GND | Wspólna płaszczyzna |
| 36# | GND | Wspólna płaszczyzna |
| 37# | GND | Wspólna płaszczyzna |
| 38# | ADC0 | Wejście reklamowe |
| 39# | ADC1 | Wejście reklamowe |
| 40# | ADC2 | Wejście reklamowe |
| 41# | ADC3 | Wejście reklamowe |
| 42# | ADC6 | Wejście reklamowe |
| 43# | ADC7 | Wspólna płaszczyzna |
Model: EKT041
EKT043B
