Specifica
![Schermata COF](https://ecdn6.globalso.com/upload/p/1355/source/2024-03/65f9646f6da5336255.jpg)
ASIC T5L0 | L'ASIC T5L0 è un ASIC dual-core a chip singolo altamente integrato a basso consumo energetico ed economico, con GUI e applicazione, progettato da DWIN Technology per LCD di piccole dimensioni e prodotto in serie nel 2020. |
Colore | 262K colori | ||
Tipo LCD | TN, LCD TFT | ||
Angolo di visione | Angolo di visione TV, valore tipico di 70°/70°/40°/30°(L/R/U/D) | ||
Area di visualizzazione (AA) | 154,08 mm (L)×85,92 mm (A) | ||
Risoluzione | 800*480 | ||
Retroilluminazione | GUIDATO | ||
Luminosità |
DMG80480F070_02WTC:200nit DMG80480F070_02WTCZ01:200nit DMG80480F070_02WTR:150nit DMG80480F070_02WN:250nit |
Tensione di alimentazione | 4,5~5,5 V, valore tipico di 5 V | ||
Corrente di funzionamento | 440 mA VCC=5 V, retroilluminazione massima | ||
120 mA VCC=5 V, retroilluminazione disattivata |
Temperatura di lavoro | -10℃~60℃ | ||
Temperatura di conservazione | -20℃~70℃ | ||
Umidità di lavoro | 10%~90%UR, valore tipico del 60%UR |
Interfaccia utente | FPC da 50 pin_0,5 mm | ||
Baudrate | 3150~3225600bps | ||
Tensione di uscita | Uscita 1;3,0~3,3 V | ||
Uscita 0;0~0,3 V | |||
Tensione di ingresso (RXD) | Ingresso 1;3,3 V | ||
Ingresso 0;0~0,5 V | |||
Interfaccia |
UART2: TTL; UART4: TTL;(Disponibile solo dopo la configurazione del sistema operativo UART5: TTL;(Disponibile solo dopo la configurazione del sistema operativo) | ||
Formato dei dati |
UART2: N81; UART4: N81/E81/O81/N82;4 modalità (configurazione del sistema operativo) UART5: N81/E81/O81/N82;4 modalità (configurazione del sistema operativo) |
Spillo | Definizione | I/O | descrizione funzionale |
1 | 5 V | IO | Alimentazione, CC 4,5-5,5 V |
2 | 5 V | IO | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | 7 d.C | IO | 5 ADC di ingresso. Risoluzione a 12 bit in caso di alimentazione a 3,3 V. Tensione di ingresso 0-3,3 V. Ad eccezione di AD6, i dati rimanenti vengono inviati al core del sistema operativo tramite UART3 in tempo reale con una frequenza di campionamento di 16 KHz. AD1 e AD5 possono essere utilizzati in parallelo, mentre AD3 e AD7 possono essere utilizzati in parallelo, il che equivale a due AD con campionamento a 32 KHz. AD1, AD3, AD5, AD7 possono essere utilizzati in parallelo, il che equivale a un AD di campionamento a 64 KHz; i dati vengono sommati 1024 volte e poi divisi per 64 per ottenere un valore AD a 16 bit a 64 Hz mediante sovracampionamento. |
7 | 6 d.C | IO | |
8 | 5 d.C | IO | |
9 | d.C.3 | IO | |
10 | d.C.1 | IO | |
11 | 3.3 | O | Uscita 3,3 V, carico massimo di 150 mA. |
12 | SPK | O | MOSFET esterno per pilotare il cicalino o l'altoparlante. Il resistore esterno da 10K deve essere abbassato a terra per garantire che l'accensione sia a basso livello. |
13 | SD_CD | I/O | Interfaccia SD/SDHC, SD_CK collega un condensatore da 22 pF a GND vicino all'interfaccia della scheda SD. |
14 | SD_CK | O | |
15 | SD_D3 | I/O | |
16 | SD_D2 | I/O | |
17 | SD_D1 | I/O | |
18 | SD_D0 | I/O | |
19 | PWM0 | O |
2 uscite PWM a 16 bit. Il resistore esterno da 10K deve essere abbassato a terra per garantire che l'accensione sia a basso livello. Il core del sistema operativo può essere controllato in tempo reale tramite UART3 |
20 | PWM1 | O | |
ventuno | P3.3 | I/O | Se si utilizza RX8130 o SD2058 I2C RTC per connettersi a entrambi gli IO, SCL deve essere collegato a P3.2 e SDA collegato a P3.3 in parallelo con un resistore di pull-up da 10K a 3,3 V. |
ventidue | P3.2 | I/O | |
ventitré | P3.1/EX1 | I/O | Può essere utilizzato contemporaneamente come ingresso di interruzione esterna 1 e supporta sia la modalità di interruzione a basso livello di tensione che quella del fronte di discesa. |
ventiquattro | P3.0/EX0 | I/O | Può essere utilizzato contemporaneamente come ingresso di interruzione esterna 0 e supporta sia la modalità di interruzione a basso livello di tensione che quella del fronte di discesa |
25 | P2.7 | I/O | Interfaccia IO |
26 | P2.6 | I/O | Interfaccia IO |
27 | P2.5 | I/O | Interfaccia IO |
28 | P2.4 | I/O | Interfaccia IO |
29 | P2.3 | I/O | Interfaccia IO |
30 | P2.2 | I/O | Interfaccia IO |
31 | P2.1 | I/O | Interfaccia IO |
32 | P2.0 | I/O | Interfaccia IO |
33 | P1.7 | I/O | Interfaccia IO |
34 | P1.6 | I/O | Interfaccia IO |
35 | P1.5 | I/O | Interfaccia IO |
36 | P1.4 | I/O | Interfaccia IO |
37 | P1.3 | I/O | Interfaccia IO |
38 | P1.2 | I/O | Interfaccia IO |
39 | P1.1 | I/O | Interfaccia IO |
40 | P1.0 | I/O | Interfaccia IO |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | IO | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | IO | |
45 | P0.0 | I/O | Interfaccia IO |
46 | P0.1 | I/O | Interfaccia IO |
47 | CAN_TX | O | Interfaccia CAN |
48 | CAN_RX | IO | |
49 | UART2_TXD | O | UART2 (porta seriale UART2 del core del sistema operativo) |
50 | UART2_RXD | IO |