Spesifikasyon
![ekran COF](https://ecdn6.globalso.com/upload/p/1355/source/2024-03/65f9646f6da5336255.jpg)
T5L0 ASIC | T5L0 ASIC se yon ASIC ki ba-pouvwa, pri-efikas, ak yon aplikasyon trè entegre yon sèl-chip doub-nwayo ASIC ki fèt pa DWIN Teknoloji pou LCD ti gwosè ak mas pwodwi an 2020. |
Koulè | 262K koulè | ||
Kalite LCD | TN, TFT LCD | ||
Wè Ang | TV gade zanj, valè tipik nan 70 °/70 °/40 °/30 ° (L/R/U/D) | ||
Zòn ekspozisyon (AA) | 154.08mm (W) × 85.92mm (H) | ||
Rezolisyon | 800 * 480 | ||
Backlight | dirije | ||
Klète |
DMG80480F070_02WTC:200nit DMG80480F070_02WTCZ01:200nit DMG80480F070_02WTR:150nit DMG80480F070_02WN:250nit |
Voltage pouvwa | 4.5 ~ 5.5V, valè tipik nan 5V | ||
Operasyon aktyèl | 440mA VCC = 5V, ekleraj max | ||
120mA VCC = 5V, ekleraj koupe |
Tanperati travay | -10 ℃ ~ 60 ℃ | ||
Tanperati Depo | -20 ℃ ~ 70 ℃ | ||
Travay imidite | 10% ~ 90% RH, valè tipik nan 60% RH |
Koòdone itilizatè | 50Pin_0.5mm FPC | ||
Baudrate | 3150 ~ 3225600bps | ||
Sòti Voltage | Sòti 1; 3.0 ~ 3.3 V | ||
Sòti 0; 0 ~ 0.3 V | |||
Antre Voltage (RXD) | Antre 1;3.3V | ||
Antre 0;0 ~ 0.5V | |||
Entèfas |
UART2: TTL; UART4: TTL; (Disponib sèlman apre konfigirasyon OS UART5: TTL; (Disponib sèlman apre konfigirasyon OS) | ||
Fòma Done |
UART2: N81; UART4: N81/E81/O81/N82; 4 mòd (OS konfigirasyon) UART5: N81/E81/O81/N82; 4 mòd (OS konfigirasyon) |
PIN | Definisyon | I/O | Deskripsyon Fonksyonèl |
1 | 5V | mwen | Ekipman pou pouvwa, DC4.5-5.5V |
2 | 5V | mwen | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | AD7 | mwen | 5 ADC antre. 12-bit rezolisyon nan ka ta gen ekipman pou pouvwa 3.3V. 0-3.3V vòltaj opinyon. Eksepte pou AD6, done rès yo voye nan nwayo OS atravè UART3 an tan reyèl ak pousantaj echantiyon 16KHz. AD1 ak AD5 ka itilize nan paralèl, ak AD3 ak AD7 ka itilize nan paralèl, ki egal a de 32KHz echantiyon AD. AD1, AD3, AD5, AD7 ka itilize nan paralèl, ki egal a yon AD echantiyon 64KHz; done yo adisyone 1024 fwa ak Lè sa a, divize pa 64 pou jwenn yon valè AD 64Hz 16bit pa oversampling. |
7 | AD6 | mwen | |
8 | AD5 | mwen | |
9 | AD3 | mwen | |
10 | AD1 | mwen | |
11 | 3.3 | O | 3.3V pwodiksyon, chaj maksimòm de 150mA. |
12 | SPK | O | MOSFET ekstèn pou kondwi buzzer oswa oratè. Rezistans ekstèn 10K yo ta dwe rale desann nan tè a pou asire ke pouvwa-sou se nivo ki ba. |
13 | SD_CD | I/O | SD/SDHC koòdone, SD_CK a konekte yon kondansateur 22pF ak GND tou pre koòdone kat SD la. |
14 | SD_CK | O | |
15 | SD_D3 | I/O | |
16 | SD_D2 | I/O | |
17 | SD_D1 | I/O | |
18 | SD_D0 | I/O | |
19 | PWM0 | O |
2 16-bit PWM pwodiksyon. Rezistans ekstèn 10K yo ta dwe rale desann nan tè a pou asire ke pouvwa-sou se nivo ki ba. Nwayo OS la ka kontwole an tan reyèl atravè UART3 |
20 | PWM1 | O | |
venn yon sèl | P3.3 | I/O | Si w ap itilize RX8130 oswa SD2058 I2C RTC pou konekte ak tou de IO yo, SCL ta dwe konekte ak P3.2, ak SDA konekte ak P3.3 an paralèl ak 10K rezistans rale jiska 3.3V. |
vennde | P3.2 | I/O | |
venntwa | P3.1/EX1 | I/O | Li ka itilize kòm yon entèripsyon ekstèn 1 D 'an menm tan an, epi li sipòte tou de nivo vòltaj ki ba oswa mòd entèripsyon kwen fin. |
vennkat | P3.0/EX0 | I/O | Li ka itilize kòm yon entèripsyon ekstèn 0 opinyon an menm tan an, epi li sipòte tou de nivo vòltaj ki ba oswa mòd entèripsyon kwen fin. |
25 | P2.7 | I/O | IO koòdone |
26 | P2.6 | I/O | IO koòdone |
27 | P2.5 | I/O | IO koòdone |
28 | P2.4 | I/O | IO koòdone |
29 | P2.3 | I/O | IO koòdone |
30 | P2.2 | I/O | IO koòdone |
31 | P2.1 | I/O | IO koòdone |
32 | P2.0 | I/O | IO koòdone |
33 | P1.7 | I/O | IO koòdone |
34 | P1.6 | I/O | IO koòdone |
35 | P1.5 | I/O | IO koòdone |
36 | P1.4 | I/O | IO koòdone |
37 | P1.3 | I/O | IO koòdone |
38 | P1.2 | I/O | IO koòdone |
39 | P1.1 | I/O | IO koòdone |
40 | P1.0 | I/O | IO koòdone |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | mwen | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | mwen | |
45 | P0.0 | I/O | IO koòdone |
46 | P0.1 | I/O | IO koòdone |
47 | CAN_TX | O | CAN koòdone |
48 | CAN_RX | mwen | |
49 | UART2_TXD | O | UART2 (pò seri UART2 nan nwayo OS) |
50 | UART2_RXD | mwen |