Especificación
| T5L0 ASIC | T5L0 ASIC es un ASIC de doble núcleo de un solo chip altamente integrado, con interfaz gráfica de usuario y aplicaciones rentable y de bajo consumo, diseñado por DWIN Technology para LCD de tamaño pequeño y producido en masa en 2020. | ||
| Color | 262K colores | ||
| Tipo LCD | TN, TFT-LCD | ||
| Ángulo de visión | Ángel de visualización de TV, valor típico de 70°/70°/40°/30°(L/R/U/D) | ||
| Área de visualización (AA) | 154,08 mm (ancho) × 85,92 mm (alto) | ||
| Resolución | 800*480 | ||
| Iluminar desde el fondo | CONDUJO | ||
| Brillo |
DMG80480F070_02WTC: 200 nits DMG80480F070_02WTCZ01:200nit DMG80480F070_02WTR:150nit DMG80480F070_02WN: 250 nits | ||
| Voltaje de potencia | 4,5~5,5 V, valor típico de 5 V | ||
| Operación actual | 440mA VCC=5V, retroiluminación máxima | ||
| 120 mA VCC = 5 V, luz de fondo apagada | |||
| Temperatura de trabajo | -10 ℃ ~ 60 ℃ | ||
| Temperatura de almacenamiento | -20 ℃ ~ 70 ℃ | ||
| Humedad de trabajo | 10%~90%RH, valor típico de 60%RH | ||
| Interfaz de usuario | 50 pines_0,5 mm FPC | ||
| velocidad en baudios | 3150~3225600bps | ||
| Tensión de salida | Salida 1; 3,0 ~ 3,3 V. | ||
| Salida 0;0~0,3 V | |||
|
Voltaje de entrada (RXD) | Entrada 1; 3,3 V. | ||
| Entrada 0；0~0.5V | |||
| Interfaz |
UART2: TTL; UART4: TTL; (solo disponible después de la configuración del sistema operativo) UART5: TTL; (solo disponible después de la configuración del sistema operativo) | ||
| Formato de datos |
UART2: N81; UART4: N81/E81/O81/N82; 4 modos (configuración del sistema operativo) UART5: N81/E81/O81/N82; 4 modos (configuración del sistema operativo) | ||
| Alfiler | Definición | E/S | descripcion funcional |
| 1 | 5V | I | Fuente de alimentación, DC4.5-5.5V |
| 2 | 5V | I | |
| 3 | Tierra | Tierra | Tierra |
| 4 | Tierra | Tierra | |
| 5 | Tierra | Tierra | |
| 6 | AD7 | I | ADC de 5 entradas. Resolución de 12 bits en caso de fuente de alimentación de 3,3V. Voltaje de entrada de 0-3,3 V. A excepción de AD6, el resto de los datos se envía al núcleo del sistema operativo a través de UART3 en tiempo real con una frecuencia de muestreo de 16 KHz. AD1 y AD5 se pueden usar en paralelo, y AD3 y AD7 se pueden usar en paralelo, lo que equivale a dos AD de muestreo de 32 KHz. AD1, AD3, AD5, AD7 se pueden utilizar en paralelo, lo que equivale a un AD de muestreo de 64 KHz; los datos se suman 1024 veces y luego se dividen por 64 para obtener un valor AD de 64 Hz y 16 bits mediante sobremuestreo. |
| 7 | AD6 | I | |
| 8 | AD5 | I | |
| 9 | AD3 | I | |
| 10 | AD1 | I | |
| 11 | 3.3 | oh | Salida de 3,3 V, carga máxima de 150 mA. |
| 12 | SPK | oh | MOSFET externo para controlar el zumbador o el altavoz. La resistencia externa de 10K debe bajarse al suelo para garantizar que el nivel de encendido sea bajo. |
| 13 | SD_CD | E/S | Interfaz SD/SDHC, el SD_CK conecta un condensador de 22 pF a GND cerca de la interfaz de la tarjeta SD. |
| 14 | SD_CK | oh | |
| 15 | SD_D3 | E/S | |
| dieciséis | SD_D2 | E/S | |
| 17 | SD_D1 | E/S | |
| 18 | SD_D0 | E/S | |
| 19 | PWM0 | oh |
2 salidas PWM de 16 bits. La resistencia externa de 10K debe bajarse al suelo para garantizar que el nivel de encendido sea bajo. El núcleo del sistema operativo se puede controlar en tiempo real a través de UART3 |
| 20 | PWM1 | oh | |
| veintiuno | P3.3 | E/S | Si utiliza RX8130 o SD2058 I2C RTC para conectarse a ambos IO, SCL debe conectarse a P3.2 y SDA a P3.3 en paralelo con una resistencia de 10 K elevada a 3,3 V. |
| Veintidós | P3.2 | E/S | |
| veintitrés | P3.1/EX1 | E/S | Se puede utilizar como una entrada de interrupción externa 1 al mismo tiempo y admite modos de interrupción de nivel de voltaje bajo o de borde de salida. |
| veinticuatro | P3.0/EX0 | E/S | Se puede utilizar como entrada de interrupción 0 externa al mismo tiempo y admite modos de interrupción de nivel de voltaje bajo o de borde posterior. |
| 25 | P2.7 | E/S | interfaz E/S |
| 26 | P2.6 | E/S | interfaz E/S |
| 27 | P2.5 | E/S | interfaz E/S |
| 28 | P2.4 | E/S | interfaz E/S |
| 29 | P2.3 | E/S | interfaz E/S |
| 30 | P2.2 | E/S | interfaz E/S |
| 31 | P2.1 | E/S | interfaz E/S |
| 32 | P2.0 | E/S | interfaz E/S |
| 33 | P1.7 | E/S | interfaz E/S |
| 34 | P1.6 | E/S | interfaz E/S |
| 35 | P1.5 | E/S | interfaz E/S |
| 36 | P1.4 | E/S | interfaz E/S |
| 37 | P1.3 | E/S | interfaz E/S |
| 38 | P1.2 | E/S | interfaz E/S |
| 39 | P1.1 | E/S | interfaz E/S |
| 40 | P1.0 | E/S | interfaz E/S |
| 41 | UART4_TXD | oh | UART4 |
| 42 | UART4_RXD | I | |
| 43 | UART5_TXD | oh | UART5 |
| 44 | UART5_RXD | I | |
| 45 | P0.0 | E/S | interfaz E/S |
| 46 | P0.1 | E/S | interfaz E/S |
| 47 | CAN_TX | oh | Interfaz CAN |
| 48 | CAN_RX | I | |
| 49 | UART2_TXD | oh | UART2 (puerto serie UART2 del núcleo del sistema operativo) |
| 50 | UART2_RXD | I |
